パナソニック技報

パナソニック(株) 本社R&D部門　戦略半導体分野担当　川上 博平

慶應義塾大学 理工学部　教授　黒田 忠広

白崎　基泰，寶積　雅浩，小川　幸生，山本　裕雄，有村　拓也，宮崎　雄策

間欠制御によるオーディオ処理と，電源遮断，VDD（電源電圧）制御，VBB（基板電圧）制御，VSS（ソース電圧）制御によるリーク電流抑制技術を，携帯電話用にアプリケーション処理，ベースバンド処理を統合したシステムLSIに適用した。本LSIは，45 nmプロセスを採用し，486 MHzアプリケーションプロセッサ，245 MHzベースバンドプロセッサを搭載，2.8億トランジスタ，25 MbitのSRAM（Static Random Access Memory）を集積している。オーディオ再生時のアプリケーションプロセッサの消費電力は9.6 mW，LSI全体の消費電力は15.3 mWである。

夏目　進也，松田　隆幸，那須　徹，長野　能久，野呂　文彦

強誘電体メモリー（FeRAM : Ferroelectric Random Access Memory）は，低電圧・高速書き換えの特長を有し，携帯機器の非接触通信に最適な不揮発性メモリーである。今後，市場成長が見込まれるモバイルセキュアICは，膨大な暗号データを記憶・高速処理するため，前記特長に加え大容量の不揮発性メモリーが必要である。筆者らは，この要求を満たすべく，当社従来比約4分の1のセルサイズとなる「立体キャパシタセル構造」を有する混載FeRAMを世界で初めて開発した。立体キャパシタの電荷量向上のため，微細ホール内の強誘電体組成制御技術，密着層導入による電極断線防止技術を開発した。また，CMOS（Complementary Metal Oxide Semiconductor）プロセスとの整合性を実現すべく，強誘電体の水素による還元を防止する溝型水素バリア構造を考案した。鉛フリーの強誘電体材料を使用したFeRAM混載システムLSIは，1.3 Vの低電圧で動作し，10の9乗回の書き換え後まで動作下限電圧の上昇が見られない。

引田　正洋，柳原　学，上本　康裕，上田　哲三，田中　毅，上田　大助

インバータなどに用いられるパワーデバイスとして，ワイドバンドギャップ半導体であるGaNを用いて，ノーマリオフ化と低オン抵抗化を両立したパワートランジスタ（GIT：Gate Injection Transistor）を開発した。従来のAlGaN/GaN FET（Field Effect Transistor）ではノーマリオフ化が課題であったが，GITではp型ゲートによりゲート直下のチャネル部の電位を持ち上げて電子を枯渇させ，ノーマリオフ特性を実現した。さらに，p型ゲートからチャネル部へホール注入させて伝導度変調を引き起こすことにより，チャネル抵抗を低減した。作製したGITは，閾値（しきいち）が+1 Vと良好なノーマリオフ特性を示し，最大ドレイン電流が200 mA/mm，オン抵抗2.6 mΩcm2，耐圧800 Vと，これまでに報告されたノーマリオフ型GaNトランジスタの中で最も優れた値を得ることができた。

海本　博之，栗本　一実

高精度TCAD（Technology Computer Aided Design）技術を用いて，半導体プロセス要素・モジュール・デバイス・セルを階層化して紐（ひも）付けする手法を開発した。この手法により微細化に起因するばらつきを考慮したロバスト設計を可能にし，65/45 nm CMOS（Complementary Metal Oxide Semiconductor）プロセスの早期量産化を実現した。

中村　嘉文

半導体の拡散プロセスの微細化が進む中で，そのチップに対応したパッケージング技術も更なる進化が要求されている。また，高機能化したセット商品の特性を生かすための位置づけとしてもパッケージへの要求は増加している。これらを実現するための筆者らが有するパッケージの要素技術とパッケージ開発の取り組み，および今後の開発の方向性について報告する。

パナソニック エレクトロニックデバイス(株) 開発技術センター
取締役所長　久保 実

大阪大学 ナノサイエンスデザイン教育研究センター
大阪大学大学院 基礎工学研究科
名誉教授 特任教授 招聘教授　奥山 雅則

野田　俊成，小牧　一樹，川崎　哲生

優れた圧電特性，強誘電特性を有するPb(Zr0.53Ti0.47)O3（PZT）薄膜は，アクチュエータ，各種センサ，そして不揮発性メモリーなどへ応用されている。PZT薄膜は，その配向方向により物理定数が異なることが知られており，特に正方晶系においては，分極軸に平行なc軸配向制御を実現することで高い圧電性・強誘電性を示す。そこで，c軸配向膜を得るためにさまざまなプロセスによる研究がなされている。しかし，真空設備が不要で大面積成膜が容易という特徴があるCSD（Chemical Solution Deposition）法においては，c軸選択配向が実現されている例は極めて少ない。そこで，筆者らは新たに圧縮応力誘起とシード層による結晶配向制御技術を開発した。熱膨張係数の大きいステンレス基板を採用し，シード層としてLaNiO3薄膜を作製し，その上に形成したPZT薄膜へ積極的な圧縮応力印加を行うことで，89 %という高いc軸配向度と，残留分極Pr=31.4 μC/cm2という優れた強誘電体特性を有するPZT薄膜を作製することができた。

中村　弘幸，中西　秀和，鶴成　哲也，松波　賢，岩崎　行緒

SiO2薄膜／Al電極／LiNbO3基板構造を用いたW-CDMA（Wide-band Code Division Multiple Access）用の小型弾性表面波デュプレクサの開発を行った。2 GHz帯のW-CDMAシステムは，送信周波数帯と受信周波数帯との間隔が広く，小型化には大きな電気機械結合係数を有する基板構造が必要である。SiO2薄膜／Al電極／LiNbO3基板構造は，電気機械結合係数が大きく小型化に有利であるが，通過特性にスプリアスが発生するという課題があった。スプリアスには，レイリーモードと横モードの2種類が存在する。本開発においては，レイリーモードスプリアスに関して，SiO2薄膜の形状を制御することによりスプリアスの抑圧ができることを見いだした。また，横モードスプリアスに関して，分散型ダミー重みづけを提案し，スプリアス抑圧の効果を実証した。本技術より，2.5 mm×2.0 mmサイズの小型，かつ高性能な特性を有するW-CDMA用SAW （Surface Acoustic Wave）デュプレクサを実現した。

越後　文雄，平井　昌吾

導電性ペーストで層間接続を構成するALIVH（Any Layer Interstitial Via Hole）基板のペースト接続メカニズムに基づいて，新たな基板構造を実現した。導電粉の粒子径と金属組成の最適化により，圧縮性が低い小径ビアで，安定した導電経路を確保することができた。フィルム材料を用いた50 μmペースト接続により，6層で0.2 mmの薄型多層基板を開発した。また，基板同士の導電性ペースト接続により，キャビティ構造をもつ全層IVH（Interstitial Via Hole）構造樹脂多層基板（ALIVH-3D基板）を開発した。

島本　秀樹，山田　千穂

地球温暖化防止のため，自動車において電気によるエネルギーの効率利用が検討されている。そのためには，大電力を取り扱う蓄電素子が重要である。電気二重層キャパシタは，短時間の大電力のバックアップ用途に最適なデバイスであるが，従来技術を使った製品では性能面で不十分であった。自動車での使用を想定した大電力の負荷を印加したときのキャパシタの挙動を解析することにより，さらなる低抵抗化が重要であることがわかった。自動車用途に対応するため，新規電解液材料，セパレータの材料，電極材料である活性炭材料の低抵抗化に加え，セルの構造開発により，大電力負荷に適応した低抵抗（従来比50 %減）のキャパシタが可能になった。

木村　潤一，登　一博

ベアチップ実装技術としてNSD（Non Conductive Adhesive Stud Bump Direct Interconnection）工法を導入し，モバイル機器に搭載されるワンセグ放送受信用チューナモジュールを開発した。モジュール構造設計段階で，事前にNSD実装接合品質の確認をできる応力シミュレーション手法を提案し，その有効性を実証した。

川人　一雄

CPU（Central Processing Unit）などの電源ラインの安定化や輻射（ふくしゃ）ノイズ低減に使用される機能性高分子アルミ電解コンデンサ（SP-Cap）において，さらなるノイズ低減が可能となる低ESL（Equivalent SeriesInductance : 等価直列インダクタンス）品を開発した。端子形状および内部構造の変更により，従来比約50 %の低ESLを実現した。本稿では，その設計手法および効果検証について解説する。