パナソニック ホールディングス株式会社
パナソニック ホールディングス株式会社
パナソニック ホールディングス株式会社

リーン設計事例

事例1　電源分離が必要なDDR／高速信号を4層基板で実現したい。

課題　4層基板では、1つの信号層に対するリファンレンス層を作る事ができない。DDR3等の高速バスを実現するには配線層が足らず6層基板になってしまう。
一般設計では、1つの信号層に対するリファンレンス層を作る事ができない。「リーン設計」による解決策

事例2　モバイル機器に汎用のDDR3を小型化・省電力化して搭載したい。

課題　モバイル機器では、小型化、バッテリ長時間化、熱対策が課題である。特に DDRレイアウトが、等長配線、終端、レギュレータにより一番問題となる。
一般設計では、波形の反射をレギュレータと抵抗で対策。「リーン設計」による解決策

事例3　DDR3-2133の終端抵抗・レギュレータを削減したい。

課題　AV機器では、高機能・高画質化したいが、コストダウンもしたい。DDR3は、GHzを超える伝送のため、波形整合部品が外せない。
一般設計では、波形の反射をレギュレータと抵抗で対策。「リーン設計」による解決策

事例4　メモリモジュール基板（16GB）を安く実現したい。

課題　メモリモジュール基板は、大容量ほどコストが高く、高さや面積の制約がある。また、実装状態によっては動作が不安定になる等の問題がある。
一般設計では、メモリモジュール。「リーン設計」による解決策.PDF

事例5　8層基板やビルドアップ基板が推奨のDDR3を低層化したい。

課題　汎用ICでは、PKG性能に余裕を持たせるため、プリント基板上でクロス解消。
一般設計では、基板でビアを用いて　配線クロスを解消（配線層が複数必要）。「リーン設計」による解決策

事例6　何をやっても直らないジッタを改善したい。

課題　高速I/Fにおいて、ジッタが規格を満足しない。信号系のジッタ対策だけでは解決できない。
一般設計では、Zo整合、抵抗等で信号波形を調整する。「リーン設計」による解決策

事例7　設計検証時は合格だったが、量産品でジッタがスペックアウトした。

事例8　プロービングできないBGA間の内層配線の波形を実測したい
「リーン設計」による解決策

事例8　プロービングできないBGA間の内層配線の波形を実測したい。

課題　DDRはマージンが少なく、ばらつきでNGになる事があり評価は必須である。しかし、BGAでは内層引出しで、最短配線を行うためプロービングができない。
「リーン設計」による解決策

事例9　新規のASICを用いる場合でも、商品の開発期間を短くしたい。

事例8　プロービングできないBGA間の内層配線の波形を実測したい
一般設計では、長期化要因 ・PKG設計中、PCB設計は待機 ・PKG設計時にPCBの考慮が不十分な場合、PCBの配線、コネクタ接続の難易度がUP。「リーン設計」による解決策

事例10　3Gbps信号の基板間ケーブル伝送を安く実現したい。

課題　DDRはマージンが少なく、ばらつきでNGになる事があり評価は必須である。しかし、BGAでは内層引出しで、最短配線を行うためプロービングができない。
「リーン設計」による解決策